yystopf
/
riscv-lab
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity

Commit Graph

  • 1646a4d75d 修改issue unit Liphen 2023-11-19 15:34:14 +0800
  • 8cc7e38b8b 完成对idu的修改 Liphen 2023-11-19 15:24:10 +0800
  • ec63ebc747 feat: 修改Decode模块 Liphen 2023-11-17 15:59:02 +0800
  • 77aca76b74 增加指令集 Liphen 2023-11-17 15:33:19 +0800
  • aa601e6fe9 增加特权指令 Liphen 2023-11-17 14:20:18 +0800
  • dafbea5ee6 增加指令定义 Liphen 2023-11-16 16:17:49 +0800
  • 9d777a6a13 增加rv指令 Liphen 2023-11-15 20:05:29 +0800
  • ebbdd5b3b7 重构了下core Liphen 2023-11-14 12:11:53 +0800
  • 61930afee6 文件结构调整 Liphen 2023-11-13 20:10:19 +0800
  • f229789a12 feat: 修改并成功生成无cache的axi Liphen 2023-11-13 17:56:41 +0800
  • 347def990a test: 增加部件测试 Liphen 2023-11-13 15:56:31 +0800
  • 401149f111 feat: 增加cache至axi的转接桥 Liphen 2023-11-13 15:55:16 +0800
  • e266678e90 修改cache代码 Liphen 2023-11-12 16:27:30 +0800
  • 8913ae5da0 修改了部分前端设计，去除cache、tlb Liphen 2023-11-12 15:50:49 +0800
  • e9a45b8c18 添加difftest子模块 Liphen 2023-11-09 21:10:20 +0800
  • 7acad9a14c 删除子模块difftest Liphen 2023-11-09 19:32:32 +0800
  • 976f0e1a02 fix: 修复了不能生成代码的问题 Liphen 2023-11-07 18:42:06 +0800
  • 3c7beb03c6 增加pua-mips代码 Liphen 2023-11-07 17:58:40 +0800
  • 4a6d68a6b7 增加差分测试子模块 Liphen 2023-11-07 13:46:23 +0800
  • a85d11ea23 增加cpu架构图 Liphen 2023-11-07 13:41:24 +0800
  • 37c144d66d 增加chisel框架 Liphen 2023-11-07 13:41:15 +0800
  • 68a30caea2 基本完成加减法器实验设计 Liphen 2023-11-06 11:48:46 +0800
  • 04d283fbb4 增加RV的设计图 Liphen 2023-11-06 11:39:37 +0800
  • 6940f8574b 增加超前进位加法器的介绍 Liphen 2023-11-05 20:20:53 +0800
  • aa449f80c9 增加要求使用结构建模完成全加器 Liphen 2023-11-05 20:12:10 +0800
  • e62298710e 基本完成译码器的实验设计 Liphen 2023-11-05 15:34:04 +0800
  • 4cc5f79399 style: 缩进调整 Liphen 2023-11-05 15:33:46 +0800
  • e095daf3c3 基本设计完成多路数据选择器实验 Liphen 2023-11-03 16:11:26 +0800
  • 2182d0f464 style: 修改全加器顶层模块格式 Liphen 2023-11-03 15:37:47 +0800
  • 5b775df08a fix: 修复向量定义错误 Liphen 2023-11-03 15:29:44 +0800
  • 0b4977aaec 增加超前进位加法器实验框架 Liphen 2023-11-03 14:22:43 +0800
  • 60116a1c15 docs: 修改全加器文档 Liphen 2023-11-03 14:20:14 +0800
  • 2fbc9e243c docs: 修改一个实验标题为超前进位加法器 Liphen 2023-11-03 10:22:43 +0800
  • 9896d67d9e docs: 修改标题 Liphen 2023-11-03 10:18:29 +0800
  • 50bb21f64e docs: 初步完成全加器 Liphen 2023-11-02 16:45:23 +0800
  • 2d27ad5a4d docs: 初步完成认识Verilog Liphen 2023-11-02 16:45:08 +0800
  • d34ffa1c90 构建目录大致框架 Liphen 2023-11-02 16:42:33 +0800
  • 6e14975186 docs: 更新README Liphen 2023-11-02 16:25:20 +0800
  • 81281b0171
         Initial commit Xi Lifeng 2023-11-02 16:10:36 +0800