style: 修改全加器顶层模块格式

doc/数字电路实验/全加器/全加器.md

@@ -40,14 +40,14 @@
 
 ```verilog
 module FullAdder (
-         input wire A,
-         input wire B,
-         input wire Cin,
-         output wire S,
-         output wire Cout
-       );
+        input wire A,
+        input wire B,
+        input wire Cin,
+        output wire S,
+        output wire Cout
+    );
 
-// TODO：你的代码实现
+    // TODO：你的代码实现
 
 endmodule