docs: 修改一个实验标题为超前进位加法器
This commit is contained in:
Liphen
parent
9896d67d9e
commit
2fbc9e243c
|
|
@ -35,17 +35,15 @@
|
||||||
**组合逻辑电路基础实验**
|
**组合逻辑电路基础实验**
|
||||||
|
|
||||||
- 全加器
|
- 全加器
|
||||||
- 超前进位电路
|
- 超前进位加法器
|
||||||
- 加减法器
|
- 加减法器
|
||||||
- 数据选择器
|
- 数据选择器
|
||||||
- 译码器
|
- 译码器
|
||||||
|
|
||||||
- 思考题：编码器
|
- 思考题：编码器
|
||||||
|
|
||||||
**时序逻辑电路基础实验**
|
**时序逻辑电路基础实验**
|
||||||
|
|
||||||
- 触发器
|
- 触发器
|
||||||
|
|
||||||
- 边沿型/电平型D触发器，门电路实现
|
- 边沿型/电平型D触发器，门电路实现
|
||||||
- 思考题：其他触发器
|
- 思考题：其他触发器
|
||||||
- 寄存器实验
|
- 寄存器实验
|
||||||
|
|
@ -63,25 +61,21 @@
|
||||||
## 计算机组成原理实验
|
## 计算机组成原理实验
|
||||||
|
|
||||||
- 认识Chisel
|
- 认识Chisel
|
||||||
|
|
||||||
- 对比下Chisel和Verilog
|
- 对比下Chisel和Verilog
|
||||||
|
|
||||||
**计算机组成原理实验**
|
**计算机组成原理实验**
|
||||||
|
|
||||||
- 设计一个简单的单周期CPU
|
- 设计一个简单的单周期CPU
|
||||||
|
|
||||||
- 只支持一些简单的、基础的、有代表性的指令，如支持跑通冒泡排序
|
- 只支持一些简单的、基础的、有代表性的指令，如支持跑通冒泡排序
|
||||||
|
|
||||||
**计算机体系结构实验**
|
**计算机体系结构实验**
|
||||||
|
|
||||||
- 不考虑相关冲突的流水线CPU
|
- 不考虑相关冲突的流水线CPU
|
||||||
- 指令相关与流水线冲突
|
- 指令相关与流水线冲突
|
||||||
|
|
||||||
- 介绍为什么会发生冲突
|
- 介绍为什么会发生冲突
|
||||||
- 阻塞技术
|
- 阻塞技术
|
||||||
- 前递技术
|
- 前递技术
|
||||||
- 在流水线中添加运算类指令
|
- 在流水线中添加运算类指令
|
||||||
|
|
||||||
- 让学生参照已经实现的指令添加一条新指令
|
- 让学生参照已经实现的指令添加一条新指令
|
||||||
- 在流水线中添加转移指令
|
- 在流水线中添加转移指令
|
||||||
- 在流水线中添加访存指令
|
- 在流水线中添加访存指令
|
||||||
|
|
|
||||||
Loading…
Reference in New Issue