xuos
/
xuos-web
2
0
Fork 0
Code Issues Pull Requests Actions Packages Projects Releases Wiki Activity

modify processor/riscv.md

This commit is contained in:
Yan_yan 2020-11-17 11:49:25 +08:00
parent c4fab1c1c9
commit e5d124e937
1 changed files with 7 additions and 5 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

12
docs/doc/processor/riscv.md
View File

@ -1,5 +1,10 @@
# RISC-V
RISC-V是一个新的开源精简指令集体系架构（ISA），诞生于美国加州大学伯克利分校，RISC-V架构相比主流的指令集架构更加简洁、灵活。自2016年RISC-V基金会成立以来，受到了广泛的关注，并被业界高度接纳。国内也产生众多RISC-V架构的处理器芯片，例如嘉楠K210等。--摘自《RISC-V架构与嵌入式开发快速入门--胡振波著》
下面以kendryte K210为例介绍RISC-V芯片的特性，以下内容摘自
[K210 技术规格书](https://canaan-creative.com/developer)。
## 概述
Kendryte K210是一款RISC-V架构且集成机器视觉与机器听觉能力的系统级芯片(SoC)。具有双核64位处理器，拥有较好的功耗性能，稳定性与可靠性。
温度范围-40°C 到 125°C。芯片系统架构如下图所示：
@ -94,8 +99,8 @@ MEM1，并且DMA控制器可同时操作不同Bank。
通用 SRAM 存储器地址空间：
| 模块名称 | 映射类型 | 开始地址 | 结束地址 | 空间大小 |
| --- | --- | --- | --- | --- |
| MEM0 | 经 | CPU | 缓存 | 0x80000000 | 0x803FFFFF | 0x400000 |
| MEM1 |经CPU缓存 | 0x80400000 | 0x805FFFFF | 0x200000 |
| MEM0 | 经CPU缓存 | 0x80000000 | 0x803FFFFF | 0x400000 |
| MEM1 | 经CPU缓存 | 0x80400000 | 0x805FFFFF | 0x200000 |
| MEM0 | 非CPU缓存 | 0x40000000 | 0x403FFFFF | 0x400000 |
| MEM1 | 非CPU缓存 | 0x40400000 | 0x405FFFFF | 0x200000 |
#### AI SRAM 存储器
@ -289,6 +294,3 @@ PWM 用于控制脉冲输出的占空比。
寄存器 PWM_TIMER0_CFG0_REG 的 PWM_TIMERx_PRESCALE 配置。PWM 定时器根据该寄存器的设置以较慢的速度递增或递减
## 参考资料
[1] 《K210 技术规格书》 ,"https://canaan-creative.com/developer"