modify a picture of aiit-riscv.md

This commit is contained in:
Yan_yan 2020-11-26 15:44:48 +08:00
parent 16e6f6ea3a
commit 10fd854116
3 changed files with 12 additions and 12 deletions

View File

@ -3,9 +3,9 @@
## 综述
<center>
<img src="https://s3.ax1x.com/2020/11/19/DuzSVf.jpg">
<br>
<div style="color:orange; border-bottom: 1px solid #d9d9d9;
<img src="https://reference.digilentinc.com/_media/reference/programmable-logic/nexys-a7/nexys-a7-obl-600.png">
<br>
<div style="color:orange; border-bottom: 1px solid #d9d9d9;
display: inline-block;
color: #999;
padding: 2px;">Nexys A7</div>
@ -14,7 +14,7 @@
Nexys A7-100T 是 Digilent 多孔 RAM-based Nexys 开发板的简易替代品。搭载Xilinx®Artix™-7 FPGA芯片Nexys 4 DDR 是一个打开即用型的数字电路开发平台帮助使用者能够在课堂环境下实现诸多工业领域的应用配有高容量的大型FPGA芯片Xilinx产品编号XC7A100T-1CSG324C并集成了USB以太网和其它端口。Nexys 4 DDR开发板能实现从理论型组合电路到强大的嵌入式处理器的多种设计。
## 硬件特点
<img src="https://s3.ax1x.com/2020/11/19/DuzSVf.jpg">
| 序号 | 描述 | 序号 | 描述 |
| ---- | ---- | ---- | ---- |

View File

@ -2,7 +2,7 @@
## 简介
AIIT-RISC-V自研终端是一款专门为工业物联网场景设计的智能感知终端设备采用RISC-V架构芯片K210为处理器CPU。该终端内含大容量存储器、液晶显示屏可连接各种传感器辅助各种传输模块从而可以将现场采集到的数据及时上传后台以供后台系统进行处理、分析决策及控制。
AIIT-RISC-V 自研终端是一款专门为工业物联网场景设计的智能感知终端设备,采用 RISC-V 架构芯片 K210 为处理器 CPU。该终端内含大容量存储器、液晶显示屏可连接各种传感器辅助各种传输模块从而可以将现场采集到的数据及时上传后台以供后台系统进行处理、分析决策及控制。
智能感知终端外观如下图:
![AIIT-RISCV1](./imagesrc/aiit_riscv1.png)
![!AIIT-RISCV1](./imagesrc/aiit_riscv2.png)
@ -11,16 +11,16 @@ AIIT-RISC-V自研终端是一款专门为工业物联网场景设计的智能感
感知终端具备丰富的网络组件、外设接口。其要点如下:
* 品名:工业物联网智能感知终端
* 尺寸规格160\*95\*60MM
* 电源输入12V/2A
* CPU K210,64位双核带AI算法的处理器400MHz16M FLASH6MB+2MB RAM
* 显示屏2.4寸TFT LCD,320*240分辨率,4线电阻触摸屏
* 指示灯5个LED指示灯
* 尺寸规格160 \* 95 \* 60 MM
* 电源输入12V / 2A
* CPU K21064位双核带 AI 算法的处理器400 MHz16M FLASH6MB + 2MB RAM
* 显示屏2.4寸 TFT LCD320 * 240分辨率4线电阻触摸屏
* 指示灯5个 LED 指示灯
* 蜂鸣器1个
* 按键5个
* 传感器模块:根据需要配置
* 外部接口UART1(TTL debug)\*1Ext-Uart\*2485\*1USB\*1SD\*1Ethernet\*1CAN\*1I2C\*14G/NB天线\*1LoRa天线\*1
* 网络组件WiFiNB/4GLoRaZIGBEEBTETHERNET
* 外部接口UART1(TTL debug) \* 1Ext-Uart \* 2485 \* 1USB \* 1SD \* 1ETHERNET \* 1CAN \* 1I2C \* 14G/NB天线 \* 1LoRa天线 \* 1
* 网络组件WiFiNB / 4GLoRaZIGBEEBTETHERNET
* 操作系统支持XiUOS
各外部接口终端位置如下图所示:

BIN
docs/doc/selfterminal/imagesrc/riscv-peri.png Normal file → Executable file

Binary file not shown.

Before

Width:  |  Height:  |  Size: 1.3 MiB

After

Width:  |  Height:  |  Size: 1.5 MiB